

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2002-043508

(43)Date of publication of application : 08.02.2002

(51)Int.Cl.

H01L 25/07

H01L 25/18

(21)Application number : 2000-223917

(71)Applicant : MITSUBISHI ELECTRIC CORP

(22)Date of filing : 25.07.2000


(72)Inventor : KONISHI YUZURU

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device and its manufacturing method that can inhibit deterioration at a conductor junction part by a temperature cycle, prevent breakdown voltage from being reduced by element damage, to increase conduction capacity, and to shorten manufacturing time.

SOLUTION: In this semiconductor device, the lower surfaces of insulating substrates 2A and 2B where an object to be connected including a semiconductor chip 1 or an electrode 3 is provided on the upper surface are joined onto a base plate 4, and the semiconductor chip 1 is connected to the electrode 3 by a connection conductor 5. On the surfaces of the insulating substrate 2A and 2B, metal foil 7 is provided. The metal foil 7 has a thermal coefficient of expansion that is nearly the same as or approximates that of the semiconductor chip 1. The connection conductor 5 is made of a conductive member having high, flat stiffness, and a connection end part 5b is brazed to the semiconductor chip 1 and electrode 3.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号
特開2002-43508
(P2002-43508A)

(43)公開日 平成14年2月8日(2002.2.8)

(51)Int.Cl.
H01L 25/07
25/18

識別記号

F I
H01L 25/04

テラト* (参考)
C

審査請求 未請求 請求項の数7 O L (全6頁) 最終頁に続く

(21)出願番号 特願2000-223917(P2000-223917)

(22)出願日 平成12年7月25日(2000.7.25)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 小西 譲

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100089233


弁理士 吉田 茂明 (外2名)

(54)【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 温度サイクルによる導体接合部の劣化の抑制、素子損傷による絶縁耐圧低下の防止、通電容量の増加および製造時間の短縮が可能な半導体装置およびその製造方法を提供する。

【解決手段】 この半導体装置では、半導体チップ1あるいは電極3を含む接続対象が上面に設けられた複数の絶縁基板2A、2Bの下面がベース板4上に接合され、前記半導体チップ1と電極3とが接続導体5で接続されている。絶縁基板2A、2Bの表面には半導体チップ1と熱膨張率が略同一あるいは近似した金属箔7が設けられる。前記接続導体5は、板状性の高剛性を有する導電性部材からなり、その接続端部5bが半導体チップ1と電極3とにロー付けされている。



【特許請求の範囲】

【請求項1】 半導体チップあるいは電極を含む接続対象が上面に設けられた複数の絶縁基板の下面がベース板上に接合され、異なる前記絶縁基板上の前記接続対象が接続導体で接続された半導体装置において、前記絶縁基板の表面には前記半導体チップと熱膨張率が略同一の金属箔が設けられ、

前記接続導体は、両端に接続端部を有するように曲折された板状性部材よりなり、前記接続端部が前記接続対象にロー付けされている半導体装置。

【請求項2】 前記半導体チップがシリコン半導体チップであり、前記絶縁基板の表面の前記金属箔がCu-Mo箔である請求項1に記載の半導体装置。

【請求項3】 前記接続導体の前記接続端部が歯状に形成されている請求項1または2に記載の半導体装置。

【請求項4】 同一の前記接続対象間が高さ方向に配列された前記接続導体の複数本で接続されている請求項1または2に記載の半導体装置。

【請求項5】 同一の前記接続対象間が平面方向に配列された前記接続導体の複数本で接続されている請求項1または2に記載の半導体装置。

【請求項6】 前記接続導体が複数本の丸形導電性線材を板状に1つに束ねて形成されている請求項1から5までのいずれかに記載の半導体装置。

【請求項7】 請求項1から6までのいずれかに記載の半導体装置の製造方法であって、前記接続対象への前記接続導体の接合だけでなく、前記ベース板への前記絶縁基板の接合、および前記絶縁基板への前記接続対象の接合もロー付けで行い、これらのロー付け接合を1回の工程で行うことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は、パワー半導体モジュール等の半導体装置およびその製造方法に関する。

【0002】

【従来の技術】図9および図10は、従来のパワー半導体モジュールの概略構成を示す平面図および側面図である。ベース板（放熱板）24上には、複数の絶縁基板22A、22Bが半田により接合されている。絶縁基板22Aには半導体チップ21が半田により接合され、絶縁基板22Bには電極23が半田により接合されている。また、電極23と半導体チップ21との間や、絶縁基板22B同士あるいは電極23同士の間は、アルミニウムワイヤ25で接続されている。

【0003】このパワー半導体モジュールの組立は以下のように行われる。すなわち、放熱板24は、銅板の表面をNiメッキしたものであり、その表面には絶縁基板22A、22Bを容易に位置決めできるようにレジストパターンが施される。この放熱板24のNi面上にクリーム半田を塗布したうえで、絶縁基板22A、22Bが

セットされる。これらの絶縁基板22A、22BはAl、Nよりなり、その表裏面上には活性金属法またはダイレクトボンディング法によりCu箔が接合されており、そのCu箔上はNiメッキされ、かつ表面にはレジストパターンが施されている。その表面のNi面上にクリーム半田を塗布したうえで、半導体チップ21およびCuの電極23がセットされる。

【0004】このようにセットしたものを不活性雰囲気の中で加熱することにより、前記半田が溶解して、絶縁基板22A、22Bおよび半導体チップ21、電極23が接合される。この後に、例えば半導体チップ21のアルミニウム接続パッド面と、電極23の表面とが、アルミニウムワイヤ25を用いてワイヤボンディングにより接続される。

【0005】前記ワイヤボンディングは、アルミニウムワイヤツールを介して大きな荷重と超音波を印加することにより、ワイヤと接合相手材を変形させ、両部材の酸化膜を除去し両部材に清浄な新生面を露出させるという原理により接合するものである。

【0006】

【発明が解決しようとする課題】しかし、前記構成のパワー半導体モジュールでは、半導体チップ21と電極23とをワイヤボンディングにより接続しているため、以下に挙げるような問題点がある。

【0007】第1に、シリコン半導体チップ21とAl、Nの絶縁基板22Aの間で熱膨張係数が大きく異なることに起因して、長期にわたる温度サイクルにともないワイヤボンディング部にクラックが入り剥離が生じる。

【0008】第2に、ワイヤボンディング時に半導体チップ21に大きな荷重と超音波が印加されるので、半導体チップ21の絶縁層が破壊され、耐圧低下を招く。

【0009】第3に、ワイヤによる接続であるため、配線の電気抵抗を低減し難く、通電容量の増加に対応できない。

【0010】第4に、ワイヤボンディング工程に時間がかかる。

【0011】そこで、この発明の目的は、温度サイクルによる接続導体接合部の劣化の抑制、索子損傷による絶縁耐圧低下の防止、通電容量の増加、および製造時間の短縮が可能な半導体装置およびその製造方法を提供することである。

【0012】

【課題を解決するための手段】この発明に係る半導体装置は、半導体チップあるいは電極を含む接続対象が上面に設けられた複数の絶縁基板の下面がベース板上に接合され、異なる前記絶縁基板上の前記接続対象が接続導体で接続された半導体装置であって、前記絶縁基板の表面には前記半導体チップと熱膨張率が略同一の金属箔が設けられ、前記接続導体は、両端に接続端部を有するように曲折された板状性部材よりなり、前記接続端部が前記

り接続しているの、従来例のようにアルミニウムワイヤを用いて超音波ボンディング法により接続する場合に比べて、半導体チップ1の損傷が少なくなり、半導体装置の長寿命化が可能となる。さらに、接続導体5が板状性を有するので、通電容量の増加を図れる。さらに、前記各接合部を1回のロー付け工程で同時に行うことができるので、製造時間の短縮が可能となる。

【0029】実施の形態2。図4はこの発明の実施の形態2による半導体装置の部分拡大平面図を示す。この半導体装置では、接続導体5の両端の接続端部5bを、図5に斜視図で示すように櫛歯状としている。その他の構成は実施の形態1の場合と同様であり、ここではその説明を省略する。

【0030】この半導体装置では、半導体チップ1や電極3に接続される接続導体5の接続端部5bが櫛歯状とされているので、接続部が多點構造となり、接続部における電流分布の均一化を図ることができる。

【0031】実施の形態3。図6および図7はそれぞれ、この発明の実施の形態3による半導体装置の部分平面図および部分正面図を示す。この半導体装置では、例えば半導体チップ1と電極3とが、高さ方向に配列された前記接続導体5の複数本（図6）で、あるいは平面方向に配列された前記接続導体5の複数本（図7）で、多段にわたって接続されている。絶縁基板2A、2A間や、電極3、3間についても同様である。その他の構成は実施の形態1の場合と同様であり、ここではその説明を省略する。

【0032】この半導体装置では、接続部間が並列に配置された複数本の接続導体5で接続されるので、接続部が多點構造となる実施の形態2の場合と同様に、接続部における電流分布の均一化を図ることができるとともに、通電容量の増加を図ることができる。

【0033】実施の形態4。前記各実施の形態1～3では、接続導体5が平板より形成される板状性の場合について説明したが、これに限らず、例えば図7に示すように、複数本の丸形導電性線材12をバンド13で板状に1つに束ねて板状性の接続導体5としても良い。この場合には、剛性の低い丸形導電性線材12を用いて高剛性を有する接続導体5を簡単に形成できる。

【0034】なお、前記各実施の形態では、各接合部のロー付けするロー材6、9としてクリーム半田を用いた場合を示したが、板ロー材を用いても同様にロー付けできる。

【0035】また、前記各実施形態では、絶縁基板2A、2Bの表裏面をCu-Mo箔7（表面をNiメッキ）で形成したが、これに代えて絶縁基板2A、2Bの表裏面にMo板（表面をNiメッキ）をロー付けしてもよく、その場合にも上記実施例と同様の結果を得ることができる。

【0036】

【発明の効果】第1の発明に係る半導体装置は、半導体チップあるいは電極を含む接続対象が上面に設けられた複数の絶縁基板の下面がベース板上に接合され、異なる前記絶縁基板上的前記接続対象が接続導体で接続された半導体装置であって、前記絶縁基板の表面には前記半導体チップと熱膨張率が略同一の金属箔が設けられ、前記接続導体は、両端に接続端部を有するように曲折された板状性部材よりなり、前記接続端部が前記接続対象にロー付けされているので、温度サイクルによる導体接合部の劣化の抑制、素子損傷による絶縁耐圧低下の防止、通電容量の増加を図ることができる。

【0037】第2の発明に係る半導体装置は、前記第1の発明に係る半導体装置において、前記半導体チップがシリコン半導体チップであり、前記絶縁基板の表面の金属箔をCu-Mo箔としたので、シリコン半導体チップを搭載した半導体装置において、温度サイクルによる導体接合部の劣化の抑制、素子損傷による絶縁耐圧低下の防止を図ることができる。

【0038】第3の発明に係る半導体装置は、前記第1または第2の発明に係る半導体装置において、前記接続導体の接続端部が櫛歯状に形成されているので、接続部が多點構造となり、接続部における電流分布の均一化を図ることができる。

【0039】第4の発明に係る半導体装置は、前記第1または第2の発明に係る半導体装置において、同一の前記接続対象間が高さ方向に配列された前記接続導体の複数本で接続されているので、接続部が多點構造となる第3の発明に係る半導体装置の場合と同様に、接続部における電流分布の均一化を図ることができるとともに、通電容量の増加を図ることができる。

【0040】第5の発明に係る半導体装置は、前記第1または第2の発明に係る半導体装置において、同一の前記接続対象間が平面方向に配列された前記接続導体の複数本で接続されているので、接続部が多點構造となる第3の発明に係る半導体装置の場合と同様に、接続部における電流分布の均一化を図ることができるとともに、通電容量の増加を図ることができる。

【0041】第6の発明に係る半導体装置は、前記第1～第5のいずれかの発明に係る半導体装置において、前記接続導体が複数本の丸形導電性線材を板状に1つに束ねて形成されているので、剛性の低い丸形導電性線材を用いて高剛性を有する導体を簡単に形成できる。

【0042】第7の発明に係る半導体装置の製造方法は、前記第1～第6のいずれかの発明に係る半導体装置についての製造方法であって、前記接続対象への前記接続導体の接合だけでなく、前記ベース板への前記絶縁基板の接合、および前記絶縁基板への前記接続対象の接合もロー付けで行い、これらのロー付け接合を1回の工程で行うので、製造時間を大幅に短縮できる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1による半導体装置を示す平面図である。

【図2】 この発明の実施の形態1による半導体装置の側面図である。

【図3】 この発明の実施の形態1による半導体装置の要部を拡大して示す側面図である。

【図4】 この発明の実施の形態2による半導体装置の要部拡大平面図である。

【図5】 この発明の実施の形態2による半導体装置に用いる接続導体を示す斜視図である。

【図6】 この発明の実施の形態3による接続導体を示す部分正面図である。

*

*【図7】 この発明の実施の形態3による半導体装置を示す部分平面図である。

【図8】 この発明の実施の形態4による半導体装置に用いる接続導体を示す斜視図である。


【図9】 従来の半導体装置を示す平面図である。

【図10】 従来の半導体装置を示す側面図である。


【符号の説明】

1 シリコン半導体チップ、2A、2B 絶縁基板、3 電極、4 ベース板、5 接続導体、6 ロー材、7 Cu-Mo箔（金属箔）、11 ロー材、12 丸形導電性線材。


【図1】




【図2】




【図4】



【図3】





【図7】




【図5】


【図6】




【図10】



【図8】



【図9】



フロントページの続き

(51)Int.Cl.

識別記号

F I

テーマコード (参考)